page_banner

xəbərlər

IC əks və çipin kod çıxarışında, Shenzhen Sichi Technology Co. LTD. aşağıdakı xidmətləri göstərmək:

IC kəsik analizi

Çip tərs mühəndisliyində şəbəkə siyahısı / dövr diaqramı çıxarılması çox vacib bir işdir. Xalis siyahı çıxarma keyfiyyəti və sürəti arxa bitirmə, simulyasiya və LVS və işin digər aspektlərini birbaşa təsir edir. Sichi Technology, uzunmüddətli texniki araşdırmada bir sıra praktik normalar və metodlar, müxtəlif növ şəbəkə siyahılarının yüksək keyfiyyətli yüksək sürətli çıxarılması ilə uğurla yekunlaşdırıldı.

Ən kəsikli qüsur üçün IC çipində xüsusi bir yerdəki FIB ilə, material quruluşu və materialın kəsiyi, çip quruluşu qüsurlarının sabit nöqtə təhlili. Bu, IC dizaynerlərinə IC dizayn performans təhlilinə kömək edə bilər.

news pic1
news pic2

Xalis siyahı / dövrə diaqramının çıxarılması və məntiq funksiyasının təhlili

Layihə dizaynı

Layout dizaynı, dövrə məntiqinin fiziki olaraq reallaşdırılmasıdır, inteqrasiya olunmuş dövrə məhsullarının həyata keçirilməsidir. Sichi Technology, tərtibatı, proses kitabxanasının dəyişdirilməsi, hədəf prosesi dəyişikliyi, DRC yoxlanışı və LVS kalibrləmə və digər dizayn xidmətləri əsasında tərs dizaynda.

news pic3
OLYMPUS DIGITAL CAMERA
news pic5

IC xəttini dəyişdirmək üçün FTB-dən istifadə edin

FIB ilə çip dövrə fiziki modifikasiyası, çip dizaynerinin dizaynın daha sürətli və daha dəqiq yoxlanılması üçün çip problemini sınamasına imkan verir. Çip sahəsi ilə bağlı bir problem varsa, FIB tərəfindən təcrid oluna və ya düzəldilə bilər. Bu sahə problemin mahiyyətini tapmaq üçün istifadə olunur. FIB, bəzi nümunələr və mühəndislik filmlərinin təqdim edilməsindən əvvəl son məhsul istehsalında da bu nümunələrin istifadəsi son məhsulun bazara çıxma müddətini sürətləndirə bilər. Çipi dəyişdirmək üçün FIB-dən istifadə, uğursuz dizayn dəyişikliklərinin sayını azalda bilər, inkişaf müddətini və dövrü qısaldır. Çipin müştərinin şifrəsini açması üçün şifrəni həll etmək üçün xətti dəyişdirə bilərsiniz.

Mikro nəzarətçi, CPLD, FPGA və digər əks və təhlükəsizlik analizində.

Mikro nəzarətçi və analiz və test, əks kod çıxarma və təhlükəsizlik zəifliklərinin test analizi kimi CPLD və FPGA çiplərində.

news pic7
news pic8

Məntiqi funksiya təhlili

Xalis siyahı hasilatı bitdikdən sonra, tez-tez dövrənin bitmə işlərini yerinə yetirmək lazımdır, düzəldici dizaynın fikirlərini və texnikasını başa düşmək üçün hiyerarşik quruluşun bir dövrəsinin meydana gəlməsini düzəltmək üçün düz bir dövrə, həm də xalis siyahısını tapmaq səhv məqsəd. Sichi Technology, modulun müxtəlif səviyyələrdəki bitirmə və analiz dövrlərindən keçərək yalnız çip dizaynerinin dizayn fikirlərini və dizayn bacarıqlarını tam olaraq dərk edə bilməz, həm də öz dizayn imkanlarının reallaşdırılmasına əsaslanan inkişaf etmiş dizayn fikirlərinin təhlili və xülasəsində. .

Hal-hazırda, analog inteqrasiya edilmiş dövrə dizaynı sahəsində yerli tədqiqatların nisbətən zəif olması səbəbindən, çipi tərs təhlil təcrübəni effektiv bir şəkildə toplamaq üçün həqiqi simulyasiya dövrəsinə əsaslanan analog inteqrasiya olunmuş mühəndislərin əksəriyyətinə çevrilmişdir, IC əks dizaynı yerli inteqrasiya edilmiş dövrə dizaynının və təsirli vasitələrin tanıtımı halına gəlmək.

news pic9
news pic10
news pic11

Göndərmə vaxtı: 07.07.2020